基于FPGA的可调信号发生器

电子设计工程

Vol.18No.5ElectronicDesignEngineering

2010年5月

May.2010

基于FPGA的可调信号发生器

栾佳明1，张秀娟2

（1.山东科技大学研究生教育学院，山东青岛266510；2.山东科技大学信息科学与工程学院，山东青岛266510）摘要：基于FPGA的应用技术，采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件，设计了一种基于FPGA的新型可调信号发生器。通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模拟数据和理论定制波形相吻合。关键词：信号发生器；EP2C70；VerilogHDL；FPGA中图分类号：TP319

文献标识码：A

文章编号：1674－6236（2010）05-0095-03

AdjustablesignalgeneratorbasedonFPGA

LUANJia-ming1，ZHANGXiu-juan2

（1.GraduationCollege，SUST，Qingdao266510，China；

2.CollegeofInformationScienceandEngineering，SUST，Qingdao266510，China）

Abstract:BasedonFPGAapplicationtechnology，usingAltera'sDE2-70developmentboard，CycloneⅡfamilyEP2C70asthecorechip，anewtypeofadjustablesignalgeneratorbasedonFPGAwasdesigned.ThroughtheQuartusⅡandVerilogHDLdesignedLPM_ROMmodulewhichcustomizingdataROM，andthroughtheaddresspointertoreaddataindifferentregionsofROM，accordingtothedifferenceofreadingdataintervaltoachievethefunctionoffrequencyadjustment.Thesystemproducessinewave，squarewave，trianglewave，andsawtoothwave.UsingSignalTapⅡreal-timetestedthedifferentwaveforms，experimentsshowthatthesystemsoftwareanalogdataofthesignalgeneratorandthetheorycustomwaveareconsistent.

Keywords:signalgenerator；EP2C70；VerilogHDL；FPGA

传统信号发生器大多由模拟电路构成，存在连线复杂、调试烦琐且可靠性较差等缺点。以VerilogHDL编程语言和

FPGA器件为核心的可调信号发生器的设计实现，提高了系

统可靠性，实现了系统信号实时快速测量，也为其广泛应用于实际领域创造了条件。

1系统总体设计

可调信号发生器系统由顶层模块、EP2C70器件、控制开

关和输入输出模块等部分组成，如图1所示。在FPGA中实现的顶层文件包含地址指针和数据ROM[1]2部分。其中，数据ROM由QuartusⅡ软件中的LPM_ROM模块构成，能达到最优设计，LPM_ROM由FPGA中的EAB或ESB实现。数据ROM中存储正弦波、方波、三角波和锯齿波4种信号各1个周期的波形数据（在此选择1个周期128个数据样点），地址指针读取ROM中不同区域的数据，可产生不同的波形，并通过使用嵌入式逻辑分析仪SignalTapⅡ进行实时测试[2]。根收稿日期：2009-11-19

稿件编号：200911048

图1

系统总体框图

据读取数据间隔的不同，即可实现调整频率的功能。

2系统功能模块设计

可调信号发生器系统的功能模块主要由顶层文件（Ver-

ilogHDL源程序）和波形数据ROM两部分组成。波形数据ROM设计主要包括设计波形数据ROM初始化数据文件和

定制ROM元件（datarom.v）。

基金项目：青岛市科技发展计划项目（06-2-2-9-jch）

作者简介：栾佳明（1985—），男，山东烟台人，硕士研究生。研究方向：嵌入式系统设计。

－95－

《电子设计工程》2010年第5期

2.1

顶层文件设计

本系统采用Altera公司的CycloneⅡ系列EP2C70器件作为核心，通过QuartusⅡ软件编写VerilogHDL源程序，实现一个可以产生正弦波、方波、三角波和锯齿波

2.3定制ROM元件

在QuartusⅡ中，利用MegaWizardPlug-InManager定制

波形数据ROM，如图3所示，经过LPM_ROM宏功能块设定、选择datarom模块数据线宽度和数据单元个数、选择地址锁存信号clock及数据文件完成LPM_ROM设计，产生可用于例化的波形数据ROM文件datarom.v[7]。

4种波形信号，并且能够实现信号转换及频率可调功能

的信号发生器

[3]

。其中，control控制产生波形的种类，

00、01、10、11分别产生正弦波、方波、三角波和锯齿

波；i控制读取数据间隔，调整频率。产生正弦波的源程序[4-5]如下：

dataromdatarom_component（.address（address），.clock（in-clock），.q（q_out））；//调用ROM元件

always@（posedgeinclock）begincase（control）0:begin

//产生正弦波形

if（control==1）address<=128；if（control==2）address<=256；if（control==3）address<=384；if（i==0||i==1）begin

address<=address+1；

if（address>=127）address<=0；endelsebegin

k<=127/i；m<=i*k；address<=address+i；if（address>=m）address<=0；end

end2.2

波形数据ROM初始化数据文件设计

初始化数据文件格式有2种：MemoryInitializationFile（.

图4

逻辑仿真波形图

图3

定制波形数据ROM模块图

3软件系统逻辑仿真

FPGA中的功能模块进行综合仿真后，生成配置文件。其

系统逻辑功能仿真波形如图4所示，各信号的逻辑功能和时序配合完全达到设计要求[8]。

4编译下载

在将设计下载到DE2-70开发板进行验证之前，首先要

进行引脚锁定，通过AssignmentsEditor依次对所有15个引脚进行锁定[9]，其中PIN_AA23和PIN_AB26分别对应control

mif）格式文件和Hexadecimal（Intel-Format）File（.hex）格式文

件。本设计共需要产生4种波形，每种波形1个周期取128个数据，因此选用.mif格式文件初始化数据个数Number为

[0]和control[1]DE2-70开发板上的SW0和SW1控制4种波

形的选择，具体引脚锁定如图5所示。

512，数据宽度Wordsize取8位的ROM数据。在MATLAB

中，调用wave=round（255*sin（[0:2*pi/（2^9）:2*pi]）+256）'；函数[6]，生成.mif文件，如图2所示。

图5引脚锁定图

将编译产生的下载文件（.sof）配置进FPGA中，通过选择

DE2-70开发板的JTAG方式和USBBlasterⅡ编程线进行编

程下载，为使用嵌入式逻辑分析仪实时测试所设计的信号发生器做好准备。

5

图2

综合分析

SignalTapⅡ嵌入式逻辑分析仪提供了一种对器件进行

mif文件中波形数据－96－

栾佳明，等基于FPGA的可调信号发生器

下载成功后，设定DE2-70开发板的工作模式和恰当的控制信号，使计数器正常工作（inclock频率设为750kHz），启动SignalTapⅡ进行测试[10]，通过改变输入控制信号得到如图

实时测试的方法，它可以随设计文件一起下载到目标芯片中，用以捕捉目标芯片中有关信号节点处的信息，而不影响芯片的正常工作。SignalTapⅡ将测试得到的信号暂存于目标器件的片内RAM中，再通过器件的JTAG端口和USB

6所示的4种信号波形图。改变i的取值，可看到信号频率也

会随之变化。

BlasterⅡ编程线将采得的信号传出，以供计算机分析。

6结束语

本设计充分利用FPGA具有的静态可重复编程和动态可

德师专学报，2007，19（2）：138-140.

[4]夏宇闻.Verilog数字系统设计教程[M].北京：北京航空航天

大学出版社，2008：67-72.

系统重构的特性，使得硬件功能像软件一样通过编程修改，从而提高开发效率，缩短研发周期。测试结果表明：系统软件模拟数据和理论定制波形相吻合，频率调节方便，仅在波形光滑程度上存在很小误差，但这不影响设计结果、波形的观察和测量以及该可调信号发生器的使用。通过增加采样点的数量及提高程序语句的精确与简练度，可减少误差影响。参考文献：

[5]简弘伦.VerilogHDL：IC设计核心技术实例详解[M].北京：

电子工业出版社，2005：130-133.

[6]郑亚民，董晓舟.可编程逻辑器件开发软件QuartusⅡ[M].

北京：国防工业出版社，2006：125-130.

[7]林灶生，刘绍汉.VerilogFPGA芯片设计[M].北京：北京航

空航天大学出版社，2006：93-99.

[8]吴继华，王诚.设计与验证VerilogHDL[M].北京：人民邮电

出版社，2006：198-201.

[1]王金明.数字系统设计与VerilogHDL[M].北京：电子工业

出版社，2006：304-318.

[9]王诚，吴继华.AlteraFPGA/CPLD设计：基础篇[M].北京：人

民邮电出版社，2005：141-148.

[2]徐光辉，程东旭，黄如，等.基于FPGA的嵌入式开发与应

用[M].北京：电子工业出版社，2006:72-83.

[10]王刚，张潋.基于FPGA的SOPC嵌入式系统设计与典型

实例[M].北京：电子工业出版社，2009：107-110.

[3]郑文斌.基于FPGA多功能波形发生器的设计与实现[J].宁

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!面向便携式应用的集成HDMI配套器件

德州仪器（TI）宣布推出面向便携式应用核心HDMI控制器的业界首款集成型HDMI接口配套器件，该TPD12S015高度整合了HDMI接口所需的所有主要组件，其中包括8个低电容静电放电（ESD）箝位、I2C电平转换器以及DC/DC转换器等，与分立式实施方案相比，可为HDMI接口节省75%的板级空间，显著降低总体系统成本。

设计人员可在各种应用中使用具有TIOMAPTM应用处理器或类似处理器的TPD12S015，包括智能电话、便携式摄像机、数码相机以及便携式游戏机等。

TPD12S015的主要特性与优势：内部升压转换器可通过介于2.3V至5.5V之间的电池电压生成5V电压，无需板载5V电源

便可驱动HDMI5V输出引脚；匹配的HDMIC类连接器引脚映射可消除分立式实施方案中经常出现的电路板设计布局偏移问题；具有集成上拉的自动方向传感电平转换器与边缘速率控制电路可消除对额外板载I2C线缆驱动器电路的需求；DDC与CEC控制线可驱动更长的HDMI线缆，相当于至少750pF的负载，从而可超过HDMI标准最大负载值700pF的定义。

咨询编号：2010051008

－97－